Kiyo PRODUKTFAMILIE
Products
Reaktive Ionenätzung (RIE)
Das Leiterätzen hilft, die elektrisch „aktiven“ Materialien, die in den Teilen eines Halbleiterbauelements verwendet werden, zu formen. Selbst die kleinste Abweichung in diesen winzigen Strukturen kann einen elektrischen Mangel erzeugen, der die Leistung des Bauteils beeinträchtigt. Tatsächlich sind diese Strukturen so winzig, dass Ätzprozesse die Grenzen der Grundgesetze von Physik und Chemie überschreiten.
Lams Produktfamilie von Kiyo® liefert die Hochleistungsprozesse, die nötig sind, um diese leitfähigen Bestandteile mit hoher Produktivität genau und beständig zu bilden. Für einige Anwendungen sind ausgewählte Modelle auch über unsere Reliant® – Systeme als generalüberholte Produkte erhältlich, wodurch niedrigere Betriebskosten mit der gleichen Qualität und Leistung wie bei neuen Systemen erzielt werden.
Herausforderungen für die Industrie
Während die Halbleiterindustrie die Größe kritischer Strukturen immer mehr senkt und die Leistung von Bauteilen immer weiter verbessert, bestehen die Anforderungen für das Leiterätzen aus der Verarbeitung kleinerer Strukturen, neuer Materialien und neuer Transistorastrukturen auf dem Wafer. Aufgrund der Schrumpfung der Bauteile wird für das Ätzverfahren nicht nur für jede Struktur, sondern auch für den gesamten Wafer eine Prozesskontrolle auf atomarer Ebene vorausgesetzt. Metallische Gate-Elektroden und High-k-Dielektrika im Bauteilstapel machen es notwendig, mehrere übereinander liegende Schichten (Filme) zu ätzen. Modernste Chipdesigns erfordern Ätzstrukturen, wie eingelassene Kanäle und 3D-Gate-Transistoren sowie konventionelle Planartransistoren. Darüber hinaus erfordern Zweifach- und Vierfachstrukturierungstechniken, die Beschränkungen bei der Lithographie bei Strukturbreiten unter 20 nm angehen, Ätzvorgänge, welche die Muster auf dem Wafer definieren und zugleich auch vervielfältigen.
Wichtige Kundenvorteile
- Überlegene Gleichmäßigkeit und Wiederholbarkeit durch symmetrisches Kammerdesign, branchenführende elektrostatische Scheibeneinspanntechnologie und unabhängige Prozessoptimierungsfunktionen
- Hohe Produktivität mit niedriger Defektivität auf Mehrfachlackstapeln durch Ätzung an Ort und Stelle, kontinuierliche Plasma- und fortschrittliche Waferless-Auto-Clean-Technologie
- Verbesserte CD-Gleichförmigkeit basierend auf der firmeneigenen Hydra®-Technologie, die eintretende Musterabweichungen korrigiert
- Produktionsgeeignete Abweichungssteuerung auf atomarer Ebene durch plasma-unterstützte ALE
Produktangebot
- Versys® Kiyo®
- Versys® Kiyo45™
- Kiyo® C Series
- Kiyo® E Series
- Kiyo® F Series
Hauptanwendungsbereiche
- Shallow Trench Isolierung
- Quell-/Ablauf-Engineering
- High-k-/metallische Gate-Elektroden
- FinFET und Tri-Gate
- Zweifach- und Vierfachstrukturierung
- 3D NAND