ALTUS系列產品

化學氣相沉積（CVD）原子層沉積（ALD）

科林研發市場領先的ALTUS^®系統結合了CVD和ALD技術，可沉積先進金屬化應用所需的高度均勻一致的薄膜。

可使用ALD沉積鉬（Mo），以便更好地填充元件特徵。或者，可使用非氟化鹵化物來沉積鉬，以避免在某些在鎢應用中造成的介電層損壞。回蝕和化學機械平坦化（CMP）製程是使用已知的化學方法和設備完成的，可實現晶圓廠製程流程中的更快整合。

鎢沉積用於在晶片上形成導電特徵，例如接點與導孔和插栓。這些特徵結構的尺寸往往細微狹小，而且僅使用少量的金屬，所以要最小化電阻並達成完全填充是非常困難的。在這些奈米級尺寸下，即使是輕微的缺陷也會影響元件效能或導致晶片故障。

隨著半導體製造商轉向更小的製程節點，接點金屬化製程也面臨了嚴苛的微縮和整合挑戰，例如需最小化接點電阻，以滿足先進元件的低功耗與高速需求。

在奈米級結構上，利用傳統的CVD進行鎢（Tungsten）的完全填充時，會受到傳統阻障層（barrier）薄膜沉積不均勻的問題所限制。這使特徵開口在完全填充之前關閉，從而產生空隙、較高的電阻和接點失效。即使完全填充的較小特徵，也會因為含鎢量少而造成較高的接點電阻。

先進記憶體和邏輯特徵需要能實現完全、無缺陷鎢填充的沉積技術，並同時降低鎢塊的電阻。為改善接點填充並降低接點電阻，良好的阻障層階梯覆蓋率以及更小厚度（相較於物理氣相沉積／CVD 阻障膜）的較低電阻率都是必需的。

對更先進計算能力的需求正在大幅增加，現今的晶片製造商正在規模競爭中，不斷突破可能的界限。

為滿足 NAND、DRAM 和邏輯特徵的要求，當前需要不同的沉積技術。傳統的金屬化製程無法滿足這些微縮的要求，因此業界正將鉬（Molybdenum）金屬化運用在三種先進 IC 類型中。

但是，若要使用原子層沉積設備讓鉬在製造中變得可行，需要進行重大創新。這些挑戰包括：能夠施加高溫，實現先進的反應器和製程序列設計，能夠精確控制晶圓溫度，並透過各種化學處理方式傳輸固態鉬的反應原料。

Quad-Station 模組架構，透過對襯墊層和主塊體進行連續處理和多溫度沉積，可實現製程靈活性和高生產率
先進的 ALD 填充技術
採用高溫真空壓差的機制進行晶圓曲度管理，可實現卓越的熱分佈且無晶背沉積
用於反應原料輸送的 sub-fab 昇華櫃，可減少晶圓廠占地面積並實現不間斷的原料鋼瓶更換
使用創新的先進化學蝕刻（ACE）進行整合清潔
多站、多溫度順序或批量製程
熱和電漿鉬 ALD
電容式耦合電漿（CCP）和遠端電漿預處理選項
靈活的平台配置
業界標竿的鎢薄膜製程生產力
利用科林研發的脈衝式成核層(pulsed nucleation layer，PNL）原子層沉積（ALD）製程產生成核層（nucleation layer），並以專利的多站序列式沉積製程（MSSD）架構實現現場的（in-situ）主塊體CVD填充製程
利用ALD製程來減少厚度，以降低較薄的鎢薄膜整體電阻率，並改變以CVD製程的主塊體填充的晶格生長方式
先進3D NAND和DRAM的低氟、低應力鎢填充製程
透過在氮化鎢（WN）薄膜沉積中採用ALD製程，能以較薄的厚度（相較於傳統的阻障層）實現高的階梯覆蓋率。