ALTUS系列產品
Products
鎢沉積製程可用來形成晶片上之導電的特徵結構，如接點(contact)、導孔(via)和插栓(plug)。這些特徵結構的尺寸往往細微狹小，而且僅使用少量的金屬，所以要最小化電阻並達成完全填充是非常困難的。在奈米級尺寸，即使是輕微的缺陷也會影響元件效能或導致晶片失效。
Lam Research領先市場的ALTUS®系統結合化學氣相沉積(CVD)和原子層沉積(ALD)技術，可為先進的鎢金屬化應用沉積出所需之高度均勻一致的(conformal)薄膜。針對某些應用，透過我們的Reliant®系統還可選擇一些型號作為整修產品，能以較低的擁有成本提供與新系統相同的品質保證與效能。
行业挑战
隨著半導體製造商移轉到更小尺寸的製程節點，鎢接點金屬化(metallization)製程也面臨了嚴苛的微縮和整合挑戰，例如需最小化接點電阻，以滿足先進元件的較低功耗與高速需求。對於奈米級結構，利用傳統慣用的CVD進行鎢(W)的完全填充時，會受到傳統慣用的阻障層(barrier)薄膜和沉積技術的過度限制。這使特徵結構開口會在完全填充之前提早關閉，而導致空隙、較高的電阻和接點失效。即使完全填充的較小尺寸特徵結構，也會因為包含的鎢量少而造成較高的接點電阻。先進記憶體和邏輯元件需要能實現完全、無缺陷鎢填充的沉積技術，並同時降低主塊體(bulk)鎢的電阻率。為改善接點填充並降低接點電阻，良好的阻障層階梯覆蓋率以及更小厚度(相較於物理氣相沉積/ CVD阻障膜)的較低電阻率都是必需的。
主要客户利益
- 業界標竿的鎢薄膜製程生產力
- 利用Lam的脈衝式成核層(pulsed nucleation layer，PNL)原子層沉積製程(ALD)製程產生成核層(nucleation layer)，並以專利的多站序列式沉積製程(MSSD)架構實現現場的(in-situ)主塊體CVD填充製程
- 利用ALD製程來減少厚度，以降低較薄的鎢薄膜整體電阻率，並改變以CVD製程的主塊體填充的晶格生長方式
- 先進3D NAND和DRAM的低氟、低應力鎢填充製程
- 透過在氮化鎢(WN)薄膜沉積中採用ALD製程，能以較薄的厚度(相較於傳統的阻障層)實現高的階梯覆蓋率。
產品
- Concept Two® ALTUS®
- ALTUS® Max
- ALTUS® Max ExtremeFill™
- ALTUS® DirectFill™ Max
- ALTUS® Max ICEFill™
- ALTUS® LFW
主要应用
- 鎢插栓、接點與導孔填充製程
- 3D NAND控制閘極之字元線
- 低應力複合材料之互連結構
- 導孔和接點金屬化的氮化鎢(WN)阻障層