Industry Challenges
隨著半導體產業持續微縮關鍵的結構尺寸並提升元件效能，導體蝕刻製程正面臨了各種挑戰，包括更小的結構，以及晶圓上的新材料和新的電晶體結構。由於結構尺寸的縮小，蝕刻製程不僅需要對每個結構，還需要對整個晶圓都做到原子級的精準控制。此外，元件堆疊中的金屬閘和高介電值(high-k)材料也需要先進的多層薄膜蝕刻能力。先進的晶片設計會同時出現如凹陷通道(recessed channel) 和3D閘極電晶體，以及傳統平面式電晶體的蝕刻結構。此外，可克服20奈米以下節點微影製程限制的雙重和四重曝光(quadruple patterning)技術，也要求蝕刻製程能用來定義並重製晶圓上的圖案。
Key Customer Benefits
- 透過對稱式腔體設計、業界領先的靜電吸盤(electrostatic chuck)技術、與獨立的製程調變功能，可實現優異的均勻度和再現性(repeatability)
- 透過原位(in-situ)蝕刻功能、連續電漿、以及先進的無晶圓自動清洗(Waferless Auto-Clean)技術，可實現高生產力、低缺陷率的多薄膜堆疊
- 採用可修正輸入圖案變異性的專屬Hydra®技術，能提升關鍵尺寸(CD)的均勻度
- 透過電漿輔助原子層蝕刻(ALE)技術，能以通過生產驗證的生產量實現原子級的變異性控制
Product Offerings Pro
- Versys® Kiyo®
- Versys® Kiyo45™
- Kiyo® C 系列
- Kiyo® E 系列
- Kiyo® F 系列
Key Applications
- 淺溝槽隔離
- 源極(source)/汲極(drain)
- 高介電值(High-k)/金屬閘極
- 鰭式場效電晶體(FinFET)和三閘式電晶體(tri-gate)
- 雙重和四重曝光(quadruple patterning)
- 3D NAND