Industry Challenges
在尖端的晶片設計中，為了產生導線中細緻的幾何特徵和複雜的薄膜層，因此需要更靈活、更精密的銅沉積功能。銅電鍍沉積技術所面臨的挑戰包括：需具備無空隙(void-free)填充、低缺陷、低電阻、以及填充高深寬比(HAR)結構的能力，並提供高生產力效能。阻障層(barrier)/晶種層(seed)堆疊的持續變薄，再加上線寬的縮小，因此需要更嚴格的製程控制技術，才能達到足夠的由下而上(bottom-up)填充率，並同時有效保護晶種層。此外，在單一邏輯層中會包含不同的特徵結構，因此需要更寬廣的製程容許範圍(process window)，以確保各種不同深寬比、晶種層覆蓋率、以及密度的結構都能夠妥善地填充。
Key Customer Benefits
- 針對先進製程節點，提供高產出效率並具有低缺陷密度之無空隙填充製程
- 最寬廣的製程容許範圍、以及最高的由下而上(bottom-up)成長速率，可填充最具挑戰性的高深寬比(HAR)結構
- 可在各種襯墊(liner)材料上直接進行銅沉積，是下一代金屬化製程(metallization)的重要功能
- 可在電鍍初始階段保護晶種層，並實現優異的整片晶圓均勻度
- 透過領先業界的製程技術，降低晶圓邊緣排除區(edge exclusion area)以增加可用的晶片面積，進而提高每片晶圓的積體電路產出良率(yield)
Product Offerings Pro
- SABRE® Extreme
- SABRE® Max
- SABRE® Excel
Key Applications
- 邏輯元件的互連導線
- 記憶體元件的互連導線