- 対称チャンバ設計、業界をリードする静電チャック、そして個別チューニング機能により優れた均一性と繰り返し精度を発揮。
- 同一装置内(in-situ)での多段エッチング、 連続プラズマ機能、先進的なWAC技術(Waferless Auto-Clean)により欠陥が少ない積層膜を高い生産性で加工
- 当社独自の Hydra® 技術が加工前パターンのバラツキを補正することで、CD均一性の向上を実現
- プラズマALE(原子層エッチング)機能により、量産対応のスループットでも原子レベルの精度でバラツキを抑制
- Versys® Kiyo®
- Versys® Kiyo45™
- Kiyo® C シリーズ
- Kiyo® E シリーズ
- Kiyo® F シリーズ
- シャロートレンチアイソレーション(STI)
- ソース/ドレインの加工
- High-k/メタルゲート
- FinFET または tri-gateの加工
- ダブルパターニング、多重パターニング
- 3D NAND
KIYO シリーズ製品
Products
リアクティブ・イオンエッチング(RIE)
コンダクターエッチ工程は半導体デバイスに使用される電気的活性領域を形成する物です。これら微細構造のわずかなバラツキがデバイス性能を左右する電気的な不具合を引き起こします。実際、このあまりにも微細なエッチング加工は物理や化学の基本原則の限界に挑戦するものなのです。
ラムリサーチのKiyo® シリーズは、これら導電体を精密かつ高い再現性で形成できる高機能でかつ高生産性を発揮します。用途によっては当社のReliant®シリーズのリファブ製品も利用できます。コストを抑えつつ、新品同様の性能と品質保証が得られます。
Industry Challenges
半導体産業がデバイスの性能向上を目指して微細化を推進するにつれ、導体エッチングはより微細な加工、新材料の導入、新しい構造を持ったトランジスタをウェハ上に構築するなどの技術課題を乗り越えなければなりません。加工寸法が微細になるに従い、エッチング工程には特定部位だけで無く、ウェハ全面に渡って原子レベルの精度を実現することが求められます。メタルゲートやhigh-k 誘電体などのデバイス中の縦構造の加工には高度な積層膜エッチング性能が必要になります。最新のチップにはプレーナ型のトランジスタだけでなく、チャネルに埋め込みリセスがあったり、3D構造のゲートを持ったトランジスタなど、エッチング加工が必要なデザインが増えています。更に、20nm世代以降の技術ノードでリソグラフィ(露光工程)の限界を打ち破る手法として採用されたダブルパターニングや4重パターニング技術ではウェハ上のパターンを形成・複製するのはエッチング工程なのです。