- 超高アスペクト比であっても、0.1nm スケールの精度で等方的に材料を除去し、最適なチップ性能を実現
- 原子レベルのプロセス制御により、重要な材料の損失、不要な表面改質、チップの劣化や欠陥の原因となるダメージを防ぐことが可能
- 物理的・電気的界面特性を制御する高度な表面処理
- 等方性エッチング技術、新しいケミストリー、制御性を包括的に選択して、将来の微細化ニーズをサポート
- ウェハ表面の画期的な処理とコンディショニングにより、デバイスの高速化と高性能化を実現
- Argos®
- Prevos™
- Selis®
- ダミーポリ除去
- SiGe 除去 (GAA)
- 酸化膜リセス
- Siトリミング
- ソース・ドレイン成膜プレクリーン
- Low-k 誘電体の除去
- 表面除染・改質
Industry Challenges
半導体の高密度化、高性能化、省エネルギー化のニーズは、高度なロジックチップやメモリーチップの開発を支える、新たな技術的転換点を生み出しています。FinFET デバイスが微細化の限界に達し始めたことで、大手半導体メーカーは、ゲート・オールアラウンド型(GAA)またはナノシート構造への移行を進めています。メモリでは、NAND フラッシュがすでに3次元構造への移行に成功しており、DRAM も間もなくこれに続くと予想されています。
これらの技術的転換点では、ウェハ表面から材料を選択的かつ等方的に、つまり全方向に均一に除去する 3 次元アプローチのチップ製造が必要とされます。そのために、半導体メーカーは、0.1nm レベルの精度が要求されるナノスケールで縦方向や横方向の加工を行うなど、これまで考えられなかった極めて複雑な製造技術を必要とし、エッチングプロセス中に他の重要な材料層を除去、改質、損傷しないようにしなければなりません。
ラムリサーチの画期的な高選択エッチング・ソリューションは、3D 先端ロジックチップおよびメモリチップ構造の開発・製造に必要な超高選択性と高精度エッチング能力を提供します。