次世代技術の実現
市場では、より高速、小型、高性能で省エネな電子機器が求められています。このため、先進デバイスの生産には、複雑で微細な3D構造に高密度な機能を詰め込むといった、新しい製造手法が用いられています。昨今の需要に応える、最先端のマイクロプロセッサやメモリなどを製造するのはハードルが高く、また適切なプロセス技術を提供するには絶え間ない技術革新を促進する必要があります。
コラボレーションと様々な分野の専門知識を駆使することで、ラムリサーチは難易度の高まるデバイス製造に新しい機能を提供し続けます。ラムリサーチの革新的技術と生産性向上ソリューションは、最新の半導体アプリケーションを製造するうえで必要となるウェハ加工機能を提供しています。製造されるデバイスの一例：トランジスタ、インターコネクト、パターンニング、先端メモリ、パッケージング、センサ・トランデューサー、アナログ/ミックスシグナル、ディスクリート/パワー素子、光電素子/光通信デバイス。
トランジスタ工程
チップの「頭脳」たるトランジスタは電気の流れを制御する微小なスイッチです。一つのICに文字通り何10億個ものトランジスタが乗っています。より小さく、よりパワフルな電子機器を求める需要の高まりに促され、3D FinFET のような新しい構造のトランジスタや High-kゲート絶縁膜／メタルゲートのような新材料が開発されています。それにより、更なる微細化の進展が可能になっているのです。最新世代のトランジスタ寸法は原子数個分にまで来ており、それ故に製造は困難を極めます。こうした先端デバイスが設計意図通りの性能を発揮できるよう製造するには、並外れた制御精度で微細加工を行う能力が必要なのです。
配線工程
配線工程はチップ上の何10億個もの回路素子（トランジスタやコンデンサなど）を繋ぐために複雑な層間配線を形成する物です。チップ上の素子密度が高まるにつれ、全てを正しく繋ぐのに必要な配線層も増えるので、生産工程は難しくなります。現実問題として、微細化による寸法の縮小により、最先端のデバイスにおいては配線がチップの処理速度を遅くする要因になってきています。そのため、メタル接合の電気抵抗を低減する技術や、絶縁性能を高めるための新たな誘電体材料が必要になってきています。 最先端の高性能電子デバイスで採用される配線構造は極めて微細な構造で、しかも複雑な薄膜層を使います。そのため、柔軟性が高く、精密なプロセス能力が必要です。
パターニング工程
パターニングは露光（リソグラフィ）、成膜、エッチングの3つのステップから成り、ICを構成する極微小で複雑なパターンを形成する工程です。技術世代が新しくなる度にデバイスのパターン寸法は小さくなります。最先端のデバイスではパターン寸法や隣接パターンとの間隔が狭くなりすぎて、従来のリソグラフィ（マスクと呼ばれる原板に描かれた微細パターンをウェハに露光転写する工程）では対応出来なくなっています。これを補うために、半導体メーカはダブル／4重パターニングやスペーサ式パターニングなどの高度な手法を用いています。ここでは一層のパターン形成に複数枚のマスクを使用し、露光・成膜・エッチングの3点セットを複数回繰り返す必要があるのです。これで確かにリソグラフィの制約は緩和されるのですが、その一方で、精細で高密度のパターンを正確に形成するためには、これまでなく高度なプロセス精度と薄膜品質が求められるようになっています。
先端メモリ
メモリ・セルは電子データを格納するチップ部品です。揮発性で短期保存（例えばDRAM）のものから不揮発性で長期保存（例えばフラッシュメモリ）などの種類があります。DRAMは「作業中」データの保存に中心的役割を果たし、フラッシュメモリは大量のデータをコンパクトに収納するのに用います。容量を増やすためにはデバイスのパターン密度を高くするのですが、その結果DRAMの線幅はより微細になり、NANDフラッシュは3D構造を採用するようになりました。これらは製造プロセスに新たな技術課題を突きつけるものです。例えば3D NANDでは超多層の積層構造が作られますが、これはストレスに弱く、この高アスペクト比のチャンネル部分に欠陥があると電気的なショートやセル間干渉が生じてしまいます。短期保存と長期保存の中間的役割を担う、新種のメモリも加工が難しい新規な材料を使用するので、これも簡単にはいきません。その結果、高度なプロセス制御、高い柔軟性・生産性が必要になるのです。
組立（パッケージング）工程
組立工程は完成したチップを保護するために封止材を覆うのと同時に外部と信号の入出力口となる端子を形成するプロセスです。市場はより速く、より小さく、パワフルでかつ省エネの電子デバイスを求めています。消費者はより小型で、より速く、かつパワフルな携帯電子デバイスを求めており、このニーズに応えるために新しいパッケージング技術が開発されています。その一例がウェハレベル・パッケージ（WLP）です。これは各チップをダイシングする前にウェハ状態のままバンプや再配線層の形成、ファンアウト実装などによってパッケージに封入してから個片に切り離す手法です。もう一つはシリコン貫通ビア（TSV）です。これは複数層に形成された素子を接続する導電体のピラー（柱）です。こうした手法は生産工程にいくつもの技術課題、例えば加工寸法の管理・多岐に渡る材料種の処理・熱の管理など、を投げかけます。.
センサー & トランスデューサ
トランスデューサとはエネルギの形態を変換するデバイスです。光、運動、熱、化学反応などのエネルギを別のエネルギ形態に変換するのです。例えばアクチュエータはエネルギーから機械的な運動を得るためのトランスデューサの一種です。特定のエネルギーを電気的（アナログ・デジタル）に読み取り可能な信号に変換する物はセンサーと呼ばれています。現在も多様なセンサやトランスデューサが私達の身の回りで、色々な現象を観測するのに使用されていますが、用途は更に拡大することが見込まれます。これらのデバイス製造には必ずしも最新の設備技術が必要ではありませんが、これらに特有な異形構造に対処できる個別プロセスが必要になります。また他のデバイス製造では見ることの無い、圧電薄膜等の特殊な材料を扱う工程もあります。それ故に設備の技術的機能、信頼性、生産性、トータルなコスト効率は極めて重要になります。
アナログ & ミックスシグナル
アナログ素子は連続的に変動する信号を扱うデバイスで、デジタル素子は2つのレベル（例：オン／オフ）を行き来する離散的な信号を扱います。その名が示す通り、ミックスシグナルはアナログとデジタル両方の回路が混在するデバイスになります。ミックスシグナルはコスト効率が高く、一般的な電子デバイスに多く使われています。近年のスマートフォンや携帯デバイスの普及で爆発的に成長している分野でもあります。アナログやミックスシグナルのデバイス生産の経済性を高めるには低コストで高い生産性と信頼性を持ったプロセス装置が必要です。
ディスクリート & パワーデバイス
ディスクリート・デバイスとはダイオードやトランジスタなど、集積されていない個別の半導体です。パワー・トランジスタはディスクリート・デバイスの中でも電圧制御、消費電力削減、発熱の抑制など、特定の用途に使用される特別なデバイスです。例えば、携帯電子デバイスのバッテリーを長持ちさせるための回路では重要な部品となります。最近注目されている広帯域パワーデバイス（GaN やSiCなど）は一般的な電子デバイス向けの小電力・大電力双方の高周波回路の他、送電・エネルギ・運輸・自動車などの各産業向けの大電力システムでも活躍します。シリコンや広禁制帯幅材料をもとに作られる主なパワーデバイスには、パワー・ダイオード、サイリスタ、パワーMOSFET、絶縁ゲート型バイポーラ・トランジスタ（Insulated Gate Bipolar Transistors：IGBT）などがあります。この種類のデバイスは信頼性が高く、生産性の高い設備で安価に生産することが重要です。
光電素子 & 光通信デバイス
光集積回路（Photonic Integrated Circuit：PIC）はエレクトロニクスのICと似ていますが、PICは信号の伝達に電気だけでなく、電気と光の両方を使います。光信号をも用いることで帯域の拡大と高速通信を小電力で実現できます。光電素子は家庭への高速インターネット接続など、通信分野で高い実績があります。特にデータセンターなどの設備向けなどにPICの需要が急速に伸びています。高性能な上に低消費電力で、かつ効率的なシステム構築が可能になるためです。このように、光電システムは今後も高い需要の伸びが期待され、そのために信頼性が高く、コスト効率の良い生産技術が必要になるのです。